Immagine copertina generata con l’intelligenza artificiale
AVX-512 potrebbe essere pronto a fare il suo ritorno sulle CPU desktop Intel con la prossima generazione Nova Lake. A suggerirlo sono alcune recenti patch del kernel Linux, dalle quali emerge il supporto all’esecuzione nativa a 512 bit sia sui P-core sia sugli E-core. Si tratta di un cambiamento importante rispetto alle precedenti indicazioni sull’architettura, anche se Intel non ha ancora annunciato ufficialmente questa caratteristica per i processori Nova Lake.
Il ritorno di AVX-512 dopo l’era Alder Lake
Intel aveva eliminato il supporto ad AVX-512 con l’arrivo della dodicesima generazione Alder Lake e della sua architettura ibrida. Il motivo era legato agli E-core, che non erano in grado di gestire queste istruzioni. Da allora, tutte le generazioni successive di CPU Intel hanno rinunciato ad AVX-512.
Le nuove informazioni suggeriscono però un cambio di strategia con Nova Lake. Le patch Linux individuano infatti la presenza dell’esecuzione nativa a 512 bit su entrambe le tipologie di core, superando proprio il principale ostacolo che aveva portato Intel ad abbandonare la tecnologia.
Nova Lake punta sui 512 bit anche per gli E-core
Il progetto di Intel si lega all’evoluzione di AVX10, lo standard pensato per superare le difficoltà introdotte dall’architettura ibrida. Con AVX10.2, secondo le indicazioni precedenti, i P-core avrebbero potuto gestire istruzioni a 512 bit, mentre entrambi i tipi di core avrebbero supportato le istruzioni convergenti a 256 bit.
Per gli E-core sarebbe quindi rimasto un limite a 256 bit, mentre i P-core avrebbero potuto sfruttare pipeline complete a 512 bit. Le nuove patch sembrano invece indicare una soluzione differente: anche gli E-core di Nova Lake potrebbero eseguire direttamente istruzioni a 512 bit.
Questo eliminerebbe una delle principali limitazioni delle CPU ibride. In precedenza, spostare un’attività AVX-512 da un P-core a un E-core avrebbe potuto causare il crash dell’applicazione, proprio perché il secondo non era in grado di eseguire l’istruzione.
Una maggiore uniformità tra P-core ed E-core
L’esecuzione nativa a 512 bit sugli E-core rappresenterebbe un’evoluzione significativa rispetto allo scenario inizialmente previsto. In pratica, la differenza tra P-core ed E-core si ridurrebbe nelle operazioni SIMD, almeno per quanto riguarda la capacità di elaborare istruzioni AVX-512.
Intel aveva già separato alcuni miglioramenti software di AVX-512 dalla larghezza fisica dei registri. Tra questi rientrano il masking, l’embedded broadcast per le operazioni matematiche con arrotondamento e il raddoppio del numero dei registri, da 16 a 32. Queste funzioni possono quindi essere mantenute sia con esecuzione a 256 sia a 512 bit.
Un vantaggio per AI, encoding e simulazioni
Il possibile ritorno di AVX-512 assume particolare importanza per i carichi di lavoro che sfruttano intensamente il calcolo parallelo. Intelligenza artificiale, encoding e simulazioni sono tra gli ambiti nei quali le istruzioni AVX-512 possono offrire vantaggi rilevanti.
Anche AMD, con le attuali architetture Zen 5, dispone di registri completamente a 512 bit. Con Zen 4, invece, una singola attività a 512 bit veniva suddivisa tra due unità di esecuzione da 256 bit nell’arco di due cicli di clock, consentendo comunque di mantenere un’esecuzione senza interruzioni, seppur più lenta.
L’ultima famiglia client Intel a offrire AVX-512 in modo nativo era stata Rocket Lake, l’undicesima generazione, prima del passaggio all’architettura ibrida introdotta da Alder Lake.
Per il momento, tuttavia, resta un elemento di cautela: le informazioni arrivano da una patch del kernel Linux e non da un annuncio ufficiale di Intel. Non è quindi ancora confermato che la versione di AVX10 indicata dalle patch sarà effettivamente presente nei processori client Nova Lake destinati al mercato.
Fonte: Tom’s Hardware
